将圆变成方：联发科实现FOPLP批量生产的关键
人工智能和高性能计算（HPC）芯片的封装尺寸持续扩展，扇出面板级封装成为降低成本和扩容的新选择。 联发科 高级总监许润忠于31日表示， 联发科 在面板级封装领域已投资约七年，完成首款产品的量产约三年。目前，现有产品的良率已达到晶圆级工艺水平; 然而，要超越小芯片，迈向大规模人工智能异构集成封装，仍需克服变形、对齐、应力和新产品上市周期等挑战。
在SEMI FOPLP 创新论坛上，许润中指出，传统的300毫米晶圆采用圆形设计，但随着封装尺寸持续增大，晶圆边缘无法容纳完整封装，导致浪费增加; FOPLP 改用510×515毫米或600×600毫米的方形面板，这不仅增加了有效面积，还允许根据产品和工艺需求定制子面板或条带，提升设计和生产灵活性。
FOPLP在几何和规模上的优势非常明显。徐润中提到，600×600毫米晶圆的有效产能可达到300毫米晶圆的数倍，且板片制造工艺具有约10%的成本降低潜力。 然而，“面积扩展”并不自动转化为成本优势。缺乏统一性、工艺控制和足够的良率，面板越大，报废和设备投资的风险越高。
尤其是AI芯片同时提高了多个封装的难度。 封装面积从光掩膜尺寸的约1.2倍增长到超过10倍，架构已从2.5D转向多芯片和三维集成，功耗从100瓦提升至1000瓦，并且需要集成HBM、硅桥、基板和定制内存架构。
先进封装不再只是组装芯片;它需要同步系统工程处理带宽、功率传输、冷却、信号完整性和机械应力。
徐润中指出，大型面板在模具密封和热处理过程中会经历膨胀、收缩和晶粒位移，且面板中心、边缘和角部的应力分布不同。因此，必须实施区域化的对齐补偿、前馈和反馈控制，而非仅依赖工艺末端检验。
随着封装尺寸增大且连接间距变窄，离中性点越远，焊接点和电路上的机械应力越大。
另一个限制是产品上线速度。 目前，新型先进包装产品的上市周期约为八到九个月。转向面板级流程后，建立稳定的流程窗口可能需要更长时间，这会带来AI平台快速迭代带来的压力。
许润忠强调，FOPLP无法由单一公司完成;它要求芯片设计公司整合晶圆代工、封装测试、材料、设备及EDA供应商进行联合开发。
业界乐观地认为，随着FOPLP逐步从PMIC等小型产品转向AI芯片、光学发动机和CPO，具有大规模生产经验的包装与测试制造商，以及裸露、电镀、检验、低翘曲材料和自动化设备公司，将成为先进包装投资的新重点。