使用LTspice设计和仿真DC-DC稳压器输入滤波器
开关 DC-DC转换器 因开关动作，会从输入端抽取含有丰富谐波的脉动电流。这些高频(HF)电流分量可能回流至输入电源线并耦合到系统其他部分，从而降低整体电源母线质量。从 电磁兼容性 (EMC)角度看， DC-DC转换器 相当于一个噪声源。一种解决方案是在转换器与电源总线之间设置 输入滤波器 ，防止开关噪声传导回电源端。设计不当的 输入滤波器 可能无法充分衰减高频分量，还可能导致输出振荡或转换器故障。本文介绍了使用 LTspice 实现LC差模(DM) 输入滤波器 所需的设计考量、计算方法和仿真流程。本文重点讨论差模滤波；在实际应用中，通常还需配合共模(CM)滤波才能完全满足合规要求。
开关稳压器因电源转换效率高而被广泛采用，但其开关动作也使其成为传导噪声源。在许多系统中，尤其是包含敏感模拟、射频或通信电路的系统，必须在噪声通过输入电源总线传播前加以控制。输入滤波器通常是第一道防线，但不能将其简单视为附加元件。输入滤波器的谐振、阻尼、与转换器的阻抗交互及启动行为均会影响系统性能。
本文详解了 DC-DC转换器 差模(DM)输入滤波器的实际设计方法。文中首先回顾了LC滤波器的基本特性，包括衰减斜率、电容等效串联电阻(ESR)和谐振峰值。随后展示了如何增加阻尼以提高稳定性，分析了无阻尼滤波器如何导致启动过压或输出振荡，并说明了如何使用 LTspice 估算传导发射衰减量及比较单级与两级滤波器方案。
LC滤波器属于双极点滤波器，其谐振频率计算公式如下：
每个极点提供–20dB/dec的衰减，总衰减斜率为–40dB/dec。滤波电容的ESR会引入一个零点，为斜率贡献+20dB/dec。零点频率计算公式如下：
图1展示了一个典型LC滤波器示例。L1和C2构成滤波器，C1是V1的去耦电容，Cin代表DC-DC转换器的输入电容。开关DC-DC转换器因开关动作，会从输入端抽取含有丰富谐波的脉动电流。滤波器必须在相关频段内衰减输入电流，防止其回流至电源端并污染为其他敏感电子设备供电的总线电压。随着频率升高，C2的电抗减小而L1的电抗增大，使电流谐波被旁路到地。
理想的滤波电感应具有适中的电感值和较低的直流电阻(DCR)。过大的电感会减缓对负载瞬态的响应；由于电感与输入串联，应尽可能降低DCR以减小压降和功耗。设计权衡在于：在保持相同f0的前提下，减小电感值需相应增大电容值。电容ESR也会影响目标频点的总衰减量。
图1所示 LTspice 原理图中，ESR在1mΩ和100mΩ两个值之间步进变化。f0保持在33.4kHz不变，因为谐振频率不由电容ESR决定，但ESR零点频率fESR从7.23MHz (1mΩ)移至72.34kHz (100mΩ)。图2展示了此电路的仿真结果。若DC-DC转换器开关频率为1MHz，两种ESR下的衰减差值为22.7dB。ESR零点会将滤波器斜率从–40dB/dec降至–20dB/dec，从而限制可实现的高频衰减量。
设计人员通常倾向于选用低DCR和低ESR元件，这在大多数情况下是正确的做法。然而，由于LC滤波器本质上是一种谐振RLC网络，极低的ESR可能在f0处产生显著峰值。这意味着输入滤波器的输出阻抗会达到较高值，使设计更易出现不稳定问题。根据Middlebrook准则，为避免不稳定，输入滤波器的输出阻抗必须始终低于转换器的输入阻抗。因此，必须对上述峰值进行阻尼处理。峰值幅度与品质因数相关，计算公式如下：