台积电首提AI芯片“三层蛋糕”理论：光互连“未来最重要”COUPE技术或站“C位”
台积电首提AI芯片“三层蛋糕”理论：光互连“未来最重要” COUPE技术或站“C位”
2026年05月14日 13:41
作者：
科创板日报 张真
继黄仁勋提出AI产业“五层蛋糕”架构后， 台积电 又抛出“三层蛋糕”理论。
在今日举行的 台积电 2026年技术论坛上， 台积电 副共同营运长张晓强表示，外界常以“五层蛋糕”描述AI生态系统，从 电力 、 数据中心 、芯片、模型到应用层层堆叠，但若从芯片角度重新拆解，实际上 AI芯片 本身还可再细分成三个核心层次。
在张晓强看来，三个层次分别为：运算（Compute）、异质整合与3D IC，以及“未来最重要的”光子（Photonics）与光学互连。
台积电先进技术业务开发处长袁立本指出，台积电正在打造完整的“三层蛋糕”AI平台架构，包括SoIC、CoWoS与COUPE光互连技术。据透露， 全球首款采用COUPE技术的200Gbps 微环调制器（Micro Ring Modulator）已于今年开始生产，并已实现低于一亿分之一的比特误码率 。在论坛期间，张晓强还表示“一定要记住COUPE。”
COUPE光互连技术，即通过SoIC技术将 电子 集成电路（EIC）与光子集成电路（PIC）进行3D堆叠，使组件之间距离更近，从而提高带宽和功率效率，减少电耦合损耗。今年4月，台积电称COUPE硅光整合平台预计今年进入量产，成为推动共封装光学（CPO）落地的关键里程碑。
袁立本称，未来至2030年前，台积电将透过400Gbps光调变器、多波长与多光纤阵列技术，把频宽密度提高8倍至4TBps。他强调，相较传统 铜 线， COUPE可让系统能效提升4 倍、延迟降低10倍；若进一步与封装平台深度整合，能效甚至可提升至10倍，延迟降低20倍 ，成为未来AI 数据中心 的重要基础技术。
国金证券 表示，在光引擎PIC、EIC的连接上， 英伟达 、 博通 开始采用台积电COUPE技术。台积电COUPE技术有望巩固台积电在硅光子世代行业地位。该产品在2026年同步实现规模化量产，标志着CPO产业链成熟度全面达标。行业空间迎来指数级扩张，2030年CPO市场规模将达到100亿美元。
除了COUPE光互连技术，台积电还更新了CoWoS技术迭代指引。据悉，2028年将量产14倍光罩尺寸CoWoS，可整合20颗HBM；2029年则进一步推进至超过14倍光罩尺寸版本，并可整合24颗HBM。
值得一提的是，台积电今年量产的5.5倍光罩尺寸CoWoS，是目前全球最大尺寸版本，其良率已达98％。
（文章来源：财联社）