一次通过EMI合规性测试——第1部分：相关物理知识
对于任何需要高速时钟的产品设计，电磁兼容性合规问题可能是一大困扰。本文从电磁(EM)场定向的角度概述了印刷电路板(PCB)设计，旨在帮助读者一次性通过电磁干扰合规性测试。用于降低 EMI 的技术也将减轻干扰，这体现了通用的PCB布局理念。本文分为三个部分。文章将首先介绍基本 物理知识 ，帮助读者了解为什么本文所述的技术能够减轻PCB布局上的 EMI 。第2部分将举例说明如何将第1部分的材料应用于实际电路板布局。最后，第3部分将讨论满足所提议解决方案的复杂电路板的PCB布局策略。
在设计过程中，为什么合规性往往是最后才考虑的因素？这通常是因为在开展任何实际测试之前，需先确保整个系统可用。如果在设计后期才发现问题，那么可能需要调整印刷电路板(PCB)，当产品设计周期的后期涉及到多人操作时，这项工作的成本总是很高。这种情况常令人可惜。但实际上，只需遵循本文中描述的最佳实践，就必然可以符合电磁兼容性（辐射、传导或敏感性）要求。本文所述方法有助于将电磁干扰(EMI)合规性贯穿整个PCB的架构、设计和布局过程。本文的目的不仅仅是演示如何设计电路板以使其通过 EMC 测试，更是希望读者能理解相关基本原则及工作原理，以便读者可以在其他地方运用这些原则。
EMI、干扰和敏感性背后的基本原理非常简单。减少EMI的关键就在于控制和约束电场与磁场。简单来说，如果电磁(EM)场暴露在自由空间中并可以进一步扩展，干扰和EMI就会随之产生。如何实现这种场约束？只需在电路板上（以及任何连接的电缆中）各处设计实现零净加速电荷即可。这意味着对于每个正在加速的电荷，其附近都有另一个电荷可以沿与原始电荷相反的方向加速。当这些事件在远场一起发生时，每个电荷的效应将能够抵消。没有了场能，就不会产生EMI或干扰。也就是说所有电磁场能量将会被约束在元件内部，或者约束在信号走线与接地层之间的PCB电介质中。上述理念适用于电路板上的走线，但事实上，孤立系统中带有无约束场且长度较长的天线是更大的问题。我们将在日后的文章中讨论这一主题。
电荷只有暴露在电场中时才会移动。空间中给定位置的电场可以是静态的（例如静止电荷产生的场）。某一位置的电场也会随时间而变化（例如运动电荷产生的场）。当电荷开始运动时，磁场便随之产生。与电场类似，磁场既可以是静态的，也可以随时间变化。根据洛伦兹力公式F = q (E + vxB)，我们可以得知，磁场中的运动电荷会受到一个力，这个力的方向要么朝向产生磁场的运动电荷，要么远离它们。由于只有电场才能对电荷施加力，因此磁场实际上是由相对论效应产生的电场。这是运动电荷原始库仑场的一种表现形式。电场和磁场本质上是同一种物理现象，只是在不同的参考系下呈现出不同的形态。
当这些场随时间而变化时，可能会产生辐射或EMI。电荷可以是静态的，可以在空间中移动，或者被加速。只有当电荷被加速时，才会产生辐射。这本质上是简单的事实：磁场本质上是电场，而加速电荷将导致该相对论场释放其能量。加速电荷同时满足安培定律和法拉第定律的条件，从而在空间中形成了传播的电磁场。通过仔细研究下方所示的麦克斯韦方程组，我们可以从数学上解释这一现象。其中，安培和法拉第提出的第三和第四个方程是理解辐射和EMI的关键。
电场的高斯定律：