左移（Shift Left）正在演变为系统级难题
核心要点：
左移 早已不局限于验证环节，延伸到 系统级 确认验证（validation）。
工具、模型彼此孤立，工作流碎片化：即便各个组件单独验证通过，缺陷依然会流片逃逸。
智能体 AI（Agentic AI）有望打通跨学科协同、定位瓶颈、优化工具调用，但无法替代仿真、硬件仿真器（emulation）这类基础流程。
圆桌专家访谈：Semiconductor Engineering 邀请新思科技（Synopsys）战略项目与系统解决方案执行总监 Frank Schirrmeister、Hiveware 业务拓展与战略合作副总裁 Ronen Laviv、Silvaco 业务拓展副总裁 Jack Berg、Axiomise 创始人兼 CEO Ashish Darbari，围绕 左移 为何走向 系统级 验证、AI 的能力边界展开讨论。下文为访谈节选。阅读访谈上篇，请点击这里。
SE：芯片设计里的 左移 ，过去重心大多放在验证（verification）上。但现在越来越多地延伸到确认验证（validation），是这样吗？
Darbari：没错。它会影响重大决策，如果判断失误，小公司甚至会因此破产。我们开过很多会，架构师、设计工程师、UVM 负责人、硬件仿真负责人、FPGA 原型、软件负责人以及高管一起复盘逃逸缺陷，大家都在问：为什么会出这个问题？架构师说 “设计本该是这样”；设计师说 “我们之前不知道有这个约束”；软件团队说 “预期行为应该是另一种”。作为形式化验证团队，我们看到的根源是沟通断层、模型不准确。除非把软件真正纳入开发周期，否则这类问题很难根治。
Schirrmeister：不止软件，多物理场等所有维度都要纳入，电磁、热、力学都要整合进来。换个角度看：有些障碍在本项目里解决不了，只能留到下一个项目迭代。整个过程像迷宫。我们有经过实测校准、和实物对照过的数字孪生模型，这类硬约束绕不开，高度取决于上层应用。产品形态各不相同，有的偏向垂直领域，有的为适配手机、数据中心等外形规格做堆叠。很多约束是突发式的：我想采用这种封装方案，但封装工程师说现阶段做不到，或许一年之后才行。所有这些约束都必须放进统一模型里考量。
Darbari：完全同意。
Laviv：封装评估、功耗估算、仿真乃至硬件仿真，能不能缩短周期？我们能不能借助 AI 左移，提前开展这些工作？
Berg：传统上，验证是芯片设计周期最长、成本最高的环节。大家都希望把所有工作左移。现在确实有一部分验证任务提前了，这是好事。但如何实现全链路左移，行业还在摸索。
Darbari：我们可以提取过往封装、热仿真历史数据，构建模型，预判：上次踩过这个坑，这次可以做得更好。
Berg：基于推理是可以做到的。
Darbari：但我们缺少一个统一框架工具，把所有要素收拢在一起：功能安全、安全机制、功耗、封装、热模型全部整合，直接用于设计评估。
Berg：行业已经在分头搭建各个模块，稳步推进整合。但目前还不存在一套一体化工作流。这是一套流程体系，而不是单一工具。
Laviv：现在 AI 能力覆盖范围广，验证、仿真、各类物理数据如果能搭建统一数据库，对客户价值很大，甚至支持跨企业共享调用。
Schirrmeister：有些任务适合左移，还有一些环节有先后依赖，无法提前。部分硬约束只能加速，不能跳过，只能优化使用策略：判断哪些场景适合硬件仿真、哪些适合软件仿真、哪些适合 FPGA 原型。不少客户会复盘：如果某个问题在仿真阶段才发现，本该在形式化验证或者更早捕获，就要回溯根因。
Laviv：能不能定位形式化、验证、硬件仿真里的瓶颈，用 AI 打通卡点，加速流程？
Schirrmeister：对 AI 工具链，有两种看法。我坚定认为底层基础环节不可替代。AI 智能体会换一种方式调用它们，但表征、仿真、硬件仿真不会消失，只是使用方式更智能。归根结底，硬件仿真器本身需要搭建、设计需要加载进仿真环境。有很多物理上限无法突破。工具流程的产出效率可以提升，但底层引擎依然要消耗时间运行，提速存在天花板。
Darbari：所有要素必须放在统一上下文里。制造、物理热效应、功能逻辑、软件各自独立，就看不到完整整机行为。我之前参与一个项目，问设计师：处理器如果同时存在多个未完成事务，后续事务是否直接丢弃？设计师答复会直接丢弃。所有逻辑都做了完备证明，流片阶段软件团队独立开发，结果漏过一个缺陷。软件团队对 SoC 交互逻辑的理解完全不一样，他们在波形里发现事务丢失。架构师、设计师对产品行为的共识和软件侧理解错位，最终只能靠补丁补救。现在复杂度越来越高。就算交给智能体去处理，顶层由谁把控？有没有一个总控智能体？
Schirrmeister：但也有反例。沟通理解偏差是一类问题；还有一类复杂问题，单个人很难全局洞察，就需要统一上下文。我之前遇到一个案例：软硬件团队共用仿真器，代码逻辑各自自查无误，沟通多天之后开始互相推诿，甚至怀疑仿真工具本身出错。最后定位：在系统全局状态下，代码所在模块恰好处于下电状态。软件工程师认为寄存器配置没问题；硬件工程师也确认寄存器配置正确，但不知道该模块时钟被门控、电源已经切断。这类上下文信息必须打通，同时让智能体 AI 可以读取。
Darbari：如果不能把各个智能体串联起来协同处理，缺陷依然会从缝隙里漏出去。就算大家投入资源搭建各类智能体，仍然缺少一个统一视图。这恰恰是 AI 适合发力的方向 —— 靠人力整合全部上下文信息，已经不现实。
Laviv：像 Intel Broadwell 这类 2000 亿晶体管规模的芯片，验证工作量会暴增。现有工具不靠硬件仿真很难跑通这类设计。我们需要探索部分任务左移，让仿真环境更早接入硬件仿真数据。超大芯片本身就是巨大挑战。AI 可以对接仿真接口、内部 API，深度读取形式化、仿真内部状态，不用等两天才能跑完测试。AI 时代，我们可以给各类工具预留钩子，让 AI 辅助判断、快速清理问题。
Darbari：我们一直在评估 PPA（功耗、性能、面积）预估，得到一些很有意思结论：可以扫描整片芯片，识别未使用区域是否持续耗电。有个发现出乎我们意料：综合工具不会删掉这部分冗余电路，但我们缺少对应的监控数据。冗余逻辑留在裸片里，综合、Lint 检查、覆盖率统计都不会报警。想要达成最终优化目标，必须更早审视设计产物。比如冗余逻辑，不该留给综合阶段去处理，应该是架构师、设计师前期决策。我想要删减寄存器或者重定时，就要保证前期设计正确。但设计目标本身是否合理，属于确认验证问题。把原本归验证、版图阶段的问题前置，变成架构和设计阶段要考虑的事，这正是左移的核心。