台积电更新SoIC 3 D芯片封装堆叠技术路线图：2029年互连间距缩至4.5μm

IT之家 4 月 30 日消息，在北美技术研讨会上，台积电更新公布 SoIC 3D 堆叠技术路线图，明确了未来几年的技术演进方向。 台积电计划缩小现有的 6μm 互连间距，目标到 2029 年缩小至 4.5μm。

IT之家注：SoIC 全称 System on Integrated Chips，是台积电开发的 3D IC 封装技术，通过垂直堆叠多个芯片实现高性能、高密度的集成。

相比传统封装，SoIC 利用混合键合技术实现芯片间的直接互连，大幅缩短信号路径，降低功耗与延迟，适用于高性能计算与 AI 芯片。

在技术路径上，SoIC 主要分为 Face-to-Back（F2B，背对背）和 Face-to-Face（F2F，面对面）两种堆叠方式。F2B 堆叠受限于物理结构，信号必须穿过底部的硅通孔（TSV）和多层金属，不仅增加延迟和功耗，还限制了互连密度。

数据显示，F2B 设计的信号密度仅为 1500 个 / mm²。相比之下，F2F 堆叠通过混合铜键合技术直接连接两块芯片的金属层，无需使用 TSV，信号密度大幅提升至 14000 个 / mm²，让芯片间的通信性能接近片内互连水平。

从纯粹的互连间距来看，台积电在 2023 年实现了相当精细的 9µm 间距，足以支持 AMD Instinct MI300 系列等产品，但第一代 SoIC 仅支持 F2B 设计。台积电在 2025 年把互连间距缩短到 6μm，并预估到 2029 年间距将缩小至 4.5µm。

富士通的 Monaka 处理器是该技术的首个重量级应用。这款面向数据中心的 CPU 拥有 144 个 Armv9 核心，其计算模块采用台积电 N2 工艺制造，并通过 F2F 方式堆叠在 N5 工艺的 SRAM 芯片之上。

新浪科技公众号

“掌”握科技鲜闻 （微信搜索techsina或扫描左侧二维码关注）

“不好看就退票”服务，能救电影院吗？ 微信封禁自家“兄弟”红包，打的什么牌？ 华住，比携程还会捞金？

王传福亲自提名！刘学亮任比亚迪副总裁 年薪在700万元级别 世界最高无轴摩天轮“上海之门”计划年底开建，超越潍坊“渤海之眼” 蔚来学会套娃造车！6座变5座便宜2万，市值大涨101亿 华为Pura 90系列卖爆！友商集体涨价 华为给出了另一种选择 九号公司2026新品发布会：多款Q系列新品亮相，代言人易烊千玺呈现出行新风尚 SpaceX IPO前夕 马斯克天价薪酬方案曝光 史上最贵iPhone！苹果阔折叠iPhone Fold定价14999元：比华为贵 华为小艺Claw重磅更新！正式接入DeepSeek V4、支持自进化 美国商务部下令：暂停向中国第二大芯片制造商华虹半导体供货 五一档新片预售火热：电影《给阿嬷的情书》领跑五一档

主题：台积电