联发科正与谷歌和Meta合作宏伟的AI芯片蓝图曝光
AI超级计算集群正逐步迈向一百万GPU规模，高速互联已成为定制AI芯片的关键竞争因素。 联发科 首席执行官蔡立兴在财报电话会议上表示，400G/448G SerDes知识产权的开发进展顺利，预计将在2027年下半年完成。 半导体公司认为，这一举动象征着 联发科 获得了争夺 谷歌 TPU v10和 Meta 等主要云客户下一代AI ASIC订单的关键机会。
联发科 首款AI ASIC预计将在今年第四季度进入量产阶段，第二款则计划于2028年初推出。公司还将2027年ASIC市场份额目标提升至15%至20%。 分析师指出，400G SerDes采用2nm技术开发。除了今年第三季度推出2nm移动SoC外，联发科的产品线预计还将新增2nm AI ASIC数据中心，进一步扩展其AI芯片布局。
供应链消息人士透露，联发科利用336G SerDes、先进封装技术和台积电的供应链集成能力，已获得一笔 谷歌 TPU v9重大订单，预计将于2028年初开始量产。 随着下一代TPU v10升级至400G/448G SerDes，如果联发科能按计划完成IP验证，将有机会与博通竞争下一代TPU订单，提升 谷歌 TPU供应份额，并扩大其AI ASIC客户群。
近年来， Meta 积极扩展其AI数据中心，GPU部署数量从数万个扩展到跨区域和数百万个GPU; 普罗米修斯的超级集群超过1GW，而Hyperion预计长期达到5GW。 以600mm机架背板为例，配合200G SerDes，每个计算单元带宽仅为102.4T到115.2T，就像高速公路交通激增但道路未拓宽导致芯片间数据拥堵。
为克服连接瓶颈， Meta 与博通合作开发多代MTIA定制AI芯片。 分析师指出，Meta采用了多元化的ASIC战略。如果联发科完成400G SerDes开发并整合CPC、CPO及先进封装能力，2027年后有望进入新设计项目、第二供应源，甚至下一代ASIC子系统。
供应链方面表示，400G SerDes是下一代AI互联最重要的核心知识产权之一。 随着传输频率上升至约112GHz，大多数现有连接器和传输通道在90GHz至100GHz之间开始退化，缩短PCB布线距离，并需要芯片、封装、基板和连接器同步升级，极大增加了高速信号完整性设计的难度。
业内分析师称，联发科的2纳米400G SerDes有助于降低高速DSP和纠错电路的功耗。然而，IP完成后仍需芯片验证、客户采纳和容量分配，预计最早将在2028年至2029年间开始升级。