台积电2纳米及A 16制程产能年复合增长率将达70%

在 台积电 技术研讨会上，公司预测到 2030 年全球半导体市场规模将达到1.5 万亿美元。 台积电 表示，2026 至 2028 年间，2 纳米与 A16 工艺晶圆产能将以70% 的年复合增长率持续扩容；而 2022 至 2027 年，CoWoS 先进封装产能年复合增长率超 80%。 台积电 同时规划在 2026 年新建9 座晶圆厂及封装工厂。

美国亚利桑那州

首座晶圆厂已正式投产；第二座晶圆厂将于 2026 年下半年完成设备装机，第三座厂房处于施工阶段，第四座晶圆厂与一座封装厂预计于今年动工兴建。2026 年亚利桑那厂区芯片产能预计同比提升 1.8 倍，良率水平将对标中国台湾本土厂区。

日本厂区

日本第一座晶圆厂已实现22 纳米、28 纳米芯片量产；受市场强劲需求推动，第二座日本晶圆厂规划升级，确定投产3 纳米工艺。

德国厂区

德国晶圆厂正按既定工期稳步建设，先期落地28 纳米、22 纳米 制程 ，后续将逐步导入 16 纳米与 12 纳米工艺。

先进堆叠与封装技术进展

相较于 2015 年初代 CoWoS 封装技术，台积电SoIC 三维堆叠技术的互联密度提升56 倍，能效提升5 倍。目前 SoIC 技术已进入量产阶段，6 微米键合间距版本已于 2025 年落地。2028 年 N2 世代 SoIC 将支持 6 微米堆叠工艺，A14 世代工艺则可实现4.5 微米超高精度堆叠。

台积电自研COUPE 紧凑型通用光子引擎技术今年已推出 200Gbps 微环调制器，相较传统铜线互联方案，能效提升 4 倍，传输延迟降低90%。

台积电5.5 掩模版尺寸 CoWoS 封装良率已达 98%。公司规划：

2028 年推出14 掩模版规格CoWoS，可集成 20 组 HBM 内存堆叠；

2029 年更大掩模版尺寸方案将支持集成24 组 HBM 堆叠。

整片晶圆系统集成技术（SoW）可依托超 40 片掩模版超大尺寸架构，最高整合 64 组 HBM 堆叠与 16 个 CoWoS 封装模块。

整片晶圆封装 SoWP 已于 2024 年实现量产，集成 HBM 的高阶 SoWX 技术预计 2029 年正式落地。

主题：