台积电推迟面向HBM的混合键合技术投入，转而选用微凸点方案
2026年09月03日 09:5
据 ETNews 援引供应链消息的最新报道， 台积电 暂不投入用于 HBM 内存集成的 混合键合 （hybrid bonding） 硅封装技术。
做个简单说明： 混合键合 借助内嵌金属凸点熔合，让两颗硅芯片形成永久性连接，合为一体。可以将多颗裸片，甚至整片硅片，把芯片背面相互堆叠实现互连。该技术摒弃传统芯片凸点，直接实现两颗芯片之间铜互连键合。
在现代封装工艺里，芯片焊接到 PCB 之前向外突出的焊料凸点尺寸约 100 微米 ； 微凸点 尺寸约 20 微米 ；而 混合键合 可以把互连间距缩小至 1 微米 。 微凸点 被用于封装内部芯片之间互连，CoWoS‑S、CoWoS‑L 都大量使用 微凸点 ，实现芯片与中介层的连接。
报道称， 台积电 未来在 HBM 内存封装上，或将跳过混合键合，转而布局 5 微米规格的微凸点 技术。 台积电 正在推动供应链适配这款比现有产品尺寸更小的 5 微米微凸点，以此提升封装性能。韩、日供应商正与台积电协同开发，5 微米微凸点预计 2028 年下半年实现量产 。
补充背景：AMD 的 3D V‑Cache 技术正是依靠混合键合，将 SRAM 堆叠在逻辑芯片上方。但据报道，台积电现阶段 HBM 内存集成封装仍将继续采用微凸点路线。
这并非台积电第一次在生产端暂缓采用最新封装技术。例如在光刻领域，台积电认为 低数值孔径极紫外光刻（Low‑NA EUV） 足以支撑下一代工艺节点发展，推迟高 NA EUV 的导入。台积电计划持续采用 Low‑NA EUV 搭配多重曝光工艺，依靠 EUV 设备多次曝光，在单层晶圆上刻蚀图形，一直用到 1nm 及以下节点的生产阶段。
如今微凸点也延续了这一思路。即便包括 SK 海力士在内的全行业普遍把混合键合视作芯片堆叠最高效、高性能的方案，台积电依旧选择走微凸点这条技术路线。