中国算力何以“上天入地”？
7月17日至20日，2026世界人工智能大会暨人工智能全球治理高级别会议在上海举行。本次大会芯算融合相关展区备受关注，企业纷纷展示围绕算力底座、全套软件栈、整机集群搭建的一体化交付体系。一个清晰的行业共识是：“单芯片制胜”时代已成历史，兼容开发者、上下游硬件、行业应用的成熟算力系统及生态，才是决定企业能否在AI算力赛道立足的核心竞争力。
图为清微智能REX81 Supernode 4K可重构超节点系统。来源：清微智能
算力产业步入变革关口，清微智能携可重构计算3.0技术、基于新一代创新架构的RAISA软件栈及REX81 Supernode 4K超节点系统“硬核”参展。作为我国创新架构AI芯片的引领者，清微智能以技术、产品、应用三大生态为竞争底座，提出“以架构补工艺、以集成超制程、以系统聚算力、以自主创生态”的四维创新路径，通过覆盖国家级算力基础设施与行业应用的双轮驱动战略，深度回答国产算力的未来增长命题，走出一条中国原创AI芯片架构的高质量发展之路。
新一代创新架构让中国算力“上天入地”
造出芯片只是拿到了入场券，让算力能用、好用，才是真正的产业命题。
在展厅现场，清微智能集中展示了多个行业应用案例。在太空算力板块，络绎不绝的观众近距离围观即将于2026年下半年发射入轨的太空AI智能体及其太空组网的仿真测试视频，据企业工作人员介绍，这是全球首个基于可重构芯片的太空计算基础设施。
计算性能、功耗管理、容错能力和连接能力是未来高性能太空计算的四大关键目标。清微智能通过自研的可重构芯片及算力网格技术，让每颗算力芯片既是计算节点，也是网络路由节点。
它带来三大好处，首先是动态切分，多任务并行。可重构芯片能胜任图像处理、信号分析、导航计算、目标检测――一颗芯片“一芯多模”的能力，在网格层面被放大为整个系统的“一网多用”。其次是动态重构，故障自愈。可重构架构的容错能力从芯片级延伸至网格级，让太空算力平台具备真正的“自愈”能力。最后更重要的是能实现太空算力集群的分批发射，在轨生长。可重构算力网格采用标准化算力模块灵活组网，支持分批发射、在轨拼装，让太空算力集群随任务需求持续生长。
图为将于2026年下半年完成在轨技术验证的可重构芯片太空智能体。来源：清微智能
清微智能相关工作人员介绍，作为全球首个基于国产自研可重构芯片的太空计算基础设施，其可实现星载算力和网格通信100%自主可控，大幅降低天基互联运营成本，预计于2026年下半年完成全球首次可重构芯片在轨技术验证。
如果说太空算力是向天的极限挑战，AI探矿则是向地的深度掘进。清微智能联合Gaia Exploration和曜疆人工智能研究院推出AI探矿方案。这项方案的核心突破，在于解决了探矿中各类“不规则数据”分析难题，可重构算力架构将矿藏靶区筛选效率提升100倍，无效钻孔减少20%―40%，勘探周期缩短30%―60%，整体成本降幅达30%―50%。
中国算力“上天入地”，已不是一句口号，它在清微智能的展台得到具象化呈现。
这背后的深厚“内功”是可重构架构既具备专用芯片的高能效，让算力更普惠，同时还兼具灵活性，做到了“一颗芯片应对多种场景”。在Token（词元）已成为大模型推理核心计量单位的当下，清微智能的立体化应用生态体系，正为可重构算力持续拓展市场空间与行业应用边界打开更大的想象空间。
八年耕耘构建国产创新架构“清微朋友圈”
本次大会期间，清微智能展台专设的“创芯视野大咖秀”沙龙吸引了众多专业观众驻足。沙龙由新架构智能芯片技术北京重点实验室执行主任何万青博士主持，邀请了智源研究院副院长林咏华、清程极智联合创始人师天庵、RWKV联合创始人罗璇等多位嘉宾，围绕国产新架构芯片产业部署及软硬件生态构建分享真知灼见。
这是清微智能在产学研各界积累多年且仍在不断扩大的“朋友圈”。2018年，清微智能正式成立，可重构计算自此从学术走向产业。2019年，第一颗国产自研的创新架构AI芯片实现量产――一条非GPU（图形处理器）的新架构技术路线从此进入人工智能时代的算力主战场。而今，清微智能已成长为国内AI领域少数采用新一代芯片架构并实现规模化部署和多元化应用的企业。
真正的架构创新，从来不只是芯片本身，而是围绕芯片长起来的协同体系。因此，清微智能构建了“1+2+X”平台化创新协同体系：牵头建设“新架构智能芯片技术北京市重点实验室”“北京市可重构算力软硬件协同技术创新中心”及“可重构芯片应用研究院”，联合产业链上下游组建创新联合体，打造了集技术攻关、成果转化、标准制定于一体的创新载体，进一步巩固了自身在行业内的技术引领地位。
清微智能联合创始人、CTO欧阳鹏在谈及为何选择创新架构这条路线时直言：“如果只是跟随别人，别人的起点很可能就是你的天花板。特别是在工艺制程和供应链受限的情况下，做一模一样的东西，很难获得市场竞争力。”
放在8年前，这种判断极具前瞻性战略眼光。当摩尔定律放缓、先进制程受限成为国产芯片的“紧箍咒”，传统架构芯片需通过底层范式切换来寻求突破。清微智能通过可重构数据流引擎，让计算单元根据数据流动按需重组，大幅提升晶体管有效利用率，用成熟制程实现接近先进制程的等效算力。
清微智能技术路线由此形成双重优势：既保留接近专用芯片的计算效率，又能适应不同模型；既提高单颗芯片的访存效率，又把扩展能力延伸到千卡集群。本次大会，清微智能首次展示了REX81 Supernode国产4K超节点系统的完整交付形态。REX81 Supernode集成4096颗TX81芯片，通过2D-Torus拓扑和芯片直连通道组成千卡量级系统，算力突破每秒500千万亿次。欧阳鹏概括道：“超节点，就是把众多芯片紧耦合在一起，像一个单一节点一样工作。”更重要的是，这套方案可以将节点间互联成本降低约90%，对于动辄数以亿计的超大规模集群建设而言，直接影响着国产算力实现规模化部署的商业可行性。
从本次大会的产业趋势看，算力竞赛已然从“单卡比拼”进入“系统级主权竞争”新阶段。从超节点集群、光互连技术到跨芯片统一算力基座，大会集中呈现了我国在算力基础设施领域的完整自主技术图谱――“不拼指标拼落地，不拼芯片拼系统”，打造可运行、可量产的双重目标。
规模化部署是检验产品成熟度、企业硬实力的标准。目前，清微智能已经在全国实现规模化算力布局，并落地多个国家级项目。据清微智能披露，其产品已在全国近20个智算中心及千卡级集群中大规模应用，累计算力部署及在建规模超过5000P。
本次大会期间，清微智能还正式发布RAISA软件栈，构建从底层驱动到上层行业应用的全链路、一体化软件体系。RAISA涵盖从兼容主流框架的应用层，到支持Triton与自研高性能算子库的编程语言与算子库层，再到实现全局优化的编译器层，以及提供全流程开发者工具链的基础软件层。这套四层架构兼顾了易用性、可编程性与性能最大化。
图为2026世界人工智能大会期间，清微智能正式发布自研RAISA软件栈。来源：清微智能
目前，RAISA已支持超千个主流算子，已完成包括DeepSeek、智谱GLM、千问全系列在内的200余个大模型高性能适配，实现了模型快速部署与开箱即用。另一方面，清微智能深度参与国产开源AI生态建设――作为“FlagOS卓越共建单位”，与智源研究院FlagOS实现全栈兼容，共同推进国产软件栈自主可控进程。目前，清微智能适配的FlagOS组件数量及完整度在非GPU架构中与华为N腾并列第一。依托RAISA软件栈和FlagOS生态，其实现了包括DeepSeek-V4、GLM5.2等多个国产主流大模型的Day-0适配。
走出中国式硬核科技突围之路
从“上天入地”的多元化应用到超过5000P的规模化部署，一张基于国产创新架构、覆盖全国的智能算力服务网络稳步成型。
目前，清微智能算力芯片已在北京、河北、浙江、新疆、内蒙古、安徽等十余个省区市实现千卡级智算中心规模化落地。尤其在国家级公共算力平台层面，清微智能积极响应“东数西算”战略，在中国联通呼和浩特云数据中心、新疆双河市绿色智算中心等“东数西算”工程项下的运营商标杆项目中获得应用验证，提供从芯片到集群的全栈解决方案。
清微智能的产品已在复杂算力场景中验证了技术适配能力与工程化交付能力。从实验室里的架构验证，到芯片流片、量产，再到今天支撑起太空计算和地质勘探这样的极端场景，清微智能用八年的躬身耕耘，出了一条中国式硬核科技的突围之路。
今年是“十五五”开局之年，在全国一体化算力网加快构建的背景下，清微智能这种从芯片到集群、从算力到应用的全栈交付能力，正是企业锚定成为算力网“铺轨者”的关键支撑。以可重构算力为基座、全栈软硬件系统为纽带，清微智能逐渐构建起从单颗芯片到万卡集群、从底层硬件到行业方案的完整国产化能力，成为国产创新架构高质量可持续发展的引领者。（文｜张安彤）