AMD宣布第六代EPYC处理器量产，业界首款2 nm HPC年内推出
AMD正式宣布，其代号为"Venice"的第六代EPYC服务器处理器已采用台积电最先进的2nm（N2）工艺进入量产爬坡阶段。这是业界首款在台积电2nm工艺上量产的高性能计算（HPC）产品，标志着全球数据中心芯片正式迈入2nm时代。该处理器基于全新Zen 6架构，预计将于2026年内正式发布。
早在2025年4月，AMD就已确认"Venice"成为业界首款完成流片并采用台积电2nm工艺的HPC芯片。时隔一年，从流片成功到正式量产，AMD再次展现了其在先进制程与芯片设计领域的强大执行力。AMD同时宣布，未来"Venice"处理器也将安排在台积电位于美国亚利桑那州凤凰城的Fab 21工厂生产，体现了其对加强全球多元化先进制造布局的重视，以更好地满足全球客户对高性能计算芯片的旺盛需求。
AMD董事会主席兼首席执行官苏姿丰博士表示："在台积电2nm工艺技术上启动'Venice'的量产爬坡，标志着我们在加速下一代AI基础设施方面迈出了重要一步。随着AI和代理式工作负载的快速扩展，客户需要能够更快地从创新走向生产的平台。我们与台积电的深度合作，正在帮助AMD以前所未有的速度和规模，将领先的计算技术推向市场，以满足当下的需求。"苏姿丰特别强调，随着AI应用从训练和推理扩展至日益复杂的智能体工作负载，CPU在扩展AI基础设施、协调数据中心内的数据传输、网络、存储、安全及系统编排方面变得愈发关键。台积电董事长魏哲家也对此表示，AMD采用2nm工艺持续取得重大进展，反映了领先制程技术与先进设计创新结合的重要性。
此次"Venice"处理器采用的台积电N2工艺，是台积电首个依赖于全环绕栅极晶体管（GAA）的工艺技术，被视为半导体制造技术的又一次革命性飞跃。与前代N3工艺相比，N2可将功耗降低24%至35%，或在相同运行电压下实现15%的性能提升，同时晶体管密度达到N3的1.15倍。这些提升来自于GAA晶体管架构和N2 NanoFlex DTCO（设计技术联合优化）技术，能够更好地平衡性能和能效，为高性能计算和人工智能应用提供了更强有力的硬件支持。通过将下一代EPYC服务器处理器与全球范围内最先进的半导体制造工艺相结合，AMD正在拓展支持客户部署和扩展AI基础设施所需的基础架构。据了解，AMD还计划将台积电2nm工艺延伸至后续的EPYC"Verano"处理器，持续引领数据中心计算技术的发展。