碳化硅赋能浪潮教程：CJFET缓冲电路的设计逻辑
摘要： 碳化硅 （SiC）凭借其优异的材料特性，在服务器、工业电源等关键领域掀起技术变革浪潮。本教程聚焦SiC 尤其是SiC JFET系列器件，从 碳化硅 如何重构电源设计逻辑出发，剖析其在工业与服务器电源场景的应用价值。我们已经介绍了《 碳化硅 如何革新电源设计、工业与服务器电源》《三种替代Si和SiC MOSFET的方案》《SiC Cascode JFET与SiC Combo JFET深度解析》《利用SiC CJFET替代超结MOSFET》，本文将介绍CJFET通常需要配置 缓冲电路 的原因。
（一） 什么是 缓冲电路 ？
缓冲电路 可为采用 安森美 （onsemi）SiC cascode JFET（CJFET）的功率电路提供开关速度控制和振荡抑制功能。对于使用其他类型FET（如硅或碳化硅MOSFET、IGBT）的传统分立式功率器件，通常设有外部栅极电阻RG（on）和RG（off）。通过调整这些电阻值，可以对栅漏电容CGD进行充放电，从而有效调节FET的电压变化率（ΔVDS/Δt）和电流变化率（IDS/Δt），并在FET关断时限制电压过冲。
而如CJFET采用的共源共栅结构（cascode为“cascade”与“cathode”的合并构词，由R.W.Hickman和F.V.Hunt于1939年首次提出，用于描述三极管串联构成稳压器的结构）由两个部件串联构成。对于CJFET来说，其CGD由两个串联电容组成：其一是Si LVMOS的CGD，另一是SiC JFET的CDS。由于JFET的CDS几乎为零，整个共源共栅结构的等效CGD也趋近于零。因此，试图像传统FET那样通过调控CGD来调节开关速度的方法，在CJFET中几乎无效。
控制CJFET开关速度、电压过冲及振荡的最佳方式，是在器件漏极和源极之间跨接一个C（电容）型或RC（电阻-电容）型缓冲电路，具体选择取决于拓扑结构。在半桥配置中，采用RC缓冲电路可带来以下优势：
显著降低关断开关损耗
可将栅极关断电阻RG（off）减至最小，从而进一步减少关断开关损耗
在零电压开关（ZVS）等软开关应用中，RC缓冲电路有助于生成更平滑的输出波形，且无额外开通损耗，这是因为原本会损耗的能量得以被循环利用。