利用T型网络来拓展光电二极管跨阻放大器(TIA)解决方案的适用范围——第一部分：补偿流程
摘要
随着跨阻放大器 (TIA) 解决方案在增益和速度方面的要求不断攀升，第一级运算放大器和外部元件必须具备非常高的增益带宽积 (GBP) ，同时反馈电容必须低到不可思议的程度。本系列文章分为两部分，第一部分将介绍一个非常简单的 4 步补偿流程，用于为简单的 TIA 设计实现近似闭环巴特沃斯响应。随后，我们将添加一个反馈电阻 T 型网络来改进原设计，并说明所需的简单计算公式和这种实现方式带来的优势。第二部分将展示添加 T 型网络后环路增益 (LG) 曲线的变化，分析输出噪声项的变化，修改示例设计为单电源配置，并说明如何利用 T 型网络来满足 50 MΩ 跨阻放大器 (TIA) 需求（提高所需的 Cf 并采用 JFET 输入器件）
对光学检测的需求已遍及各领域，并且增长迅速。已有的文献从多个角度提出了设计解决方案，而本文将采用一种相对简单的近似设计方案。图 1 展示了 光电二极管 跨阻放大器 (TIA) 的基本设计问题，图中标示了关键元件，并采用 1.3 GHz 增益带宽积 (GBP) 的去补偿电压反馈放大器 (VFA) LT6200-10 。
此示例采用 10 pF 检波二极管（工作在预期的反向偏置电压下，图 1 中未显示），目标是实现闭环二阶巴特沃斯频率响应，以期获得从输入电流到输出电压之间的 20 kΩ 跨阻增益。但首先，有几点重要事项需要说明。
1. 该双极性输入器件在接近负电源电压工作时，其输入引脚会流出相对较大的输入偏置电流。轨到轨输入级（如 LT6200-10 ）在接近正电源电压时有一个交越点，在该点会激活另一个输入级。对于 TIA 设计，输入引脚通常偏向负电源轨，且不会发生共模 (CM) 偏移。 SPICE 线上模型显示， PNP 输入级会从引脚流出典型值为 18 µA 的偏置电流。 R bal 电阻会抵消该偏置电流引起的输出直流误差，将误差降低至 I offset × R f 量级。此外，添加 C fil 的作用是衰减 R bal 产生的约翰逊噪声。流过 R bal = 20 kΩ 的标称 18 µA 输入偏置电流会使 V+ 节点（和输入引脚）正向偏移 0.36 V ，这也会加到 光电二极管 偏置电压上。在此示例中，额定最大 4 µA 输入失调电流会通过电阻使输出直流误差增加 4 µA × 20 kΩ = ±80 mV 。
2. 该初步设计采用平衡双极性电源，故初始测试时电源以地为中心。通常， PD 管提供单极性输出电流（如图 1 所示，表现为灌电流），电路会对输入和输出进行偏置，使电压从某个最小电平开始，进行单极性正向摆动。图 1 的单电源修改方案将在后文讨论。
3. 必须将放大器内部寄生的输入电容 C cm + C diff 加到二极管的源电容上以进行 TIA 电路的补偿分析（即设置 C f ）。 LTC6200-10 LTspice ® 模型测试表明， C cm = 3.6 pF 且 C diff = 0.7 pF ，因此在设计中，将 4.3 pF 加到本例的源电容 10 pF 上，并在设计方程中使用此总电容 C s = C diode + C cm + C diff 。（数据手册显示的值更高，但本次工作需要使用仿真模型元件。）
4. 数据手册给出的 GBP 为 1.6 GHz ，但对于 TIA 补偿，噪声增益曲线会在一个相对较高的噪声增益点与放大器的 A ol 曲线相交。因此，对于 TIA 设计，为了正确估算补偿方案的 GBP 值，需要在 A ol 相位约为 90° 的区间内，将 A ol 曲线的单极点以 20dB/Dec 投影至单位增益的位置以获得 GBP 。根据线上仿真模型，此 GBP 值为 1.3 GHz 。
5. 图 1 的示例设计显示，反馈电容 C f 为 0.42 pF 。只需几个简单步骤，即可利用图 2 的环路增益 (LG) 曲线，推导出这一估算值。这是大多数 TIA 设计的典型 LG 曲线，其中放大器的开环增益曲线上叠加了反馈噪声增益 (NG) 响应，以显示设计中的关键频率。
图 2 的 LG 曲线上显示了关键频率。
F o 将是二阶闭环 V out /I diode 频率响应的特征频率，并且是从零点频率 (Z 1 ) 开始的上升噪声增益曲线与器件 A ol 响应曲线交点的投影。数学上，它是 Z 1 与放大器 GBP 的几何平均值。对于这种简化的设计流程，单极点运算放大器 A ol 模型通常足以满足需求。
噪声增益将从 Z 1 处开始上升，其中 Z 1 = 1/(2π × R f × (C s +C f )) 。鉴于 C f 通常小于 C s ，一个非常有用的近似处理是直接在 Z 1 表达式中忽略 C f ，以便获得近似解。由于 Z 1 的近似结果需带入 F o 表达式中进行开方运算，所以由此产生的误差通常会非常小。
这里的补偿问题是设置噪声增益极点： P 1 = 1/(2πR f C f ) ；如果 R f 已选定，则只需关注 C f 即可。通过对图 1 的二阶拉普拉斯传递函数进行详细分析，可得出其闭环二阶响应 Q ≈ (P 1 /F o ) 。如果目标是 Q = 0.707 （设置 P 1 = 0.707 × F o ），这个非常有用的结果会变得更简单，最终的闭环响应将逼近于具最大平坦度的巴特沃斯响应， F -3dB = F o 。
因此，通过如下简单四步即可求解 C f ，确保 TIA 实现闭环巴特沃斯响应。使用上述示例设计：
1. 求出近似噪声增益零点 (1/(2π × 20 kΩ × 14.3 pF)) = 556 kHz 。（这里忽略了 C f ，精确求解 Z 1 的方程中需要考虑此项。）
2. 使用此噪声增益零点频率 (Z 1 ) 和放大器的 GBP ，针对 Q = 0.707 的设计目标估算 F o = √(556 kHz × 1.3 GHz) = 26.9 MHz = F -3dB 。
3. 将反馈极点设置为 0.707 × F o ，即 0.707 × 26.9 MHz = 19 MHz = P 1 。或 C f = 1/(2π × 19 MHz × 20 kΩ) = 0.42 pF 。
4. 确认高频噪声增益大于放大器的最小稳定增益，或 1 + (14.3 pF/0.42 pF) = 35 V/V 大于额定最小稳定增益 10 V/V 。因此，根据图 2 的 LG 曲线， F c = 1.3 GHz/35 = 37 MHz 。
巴特沃斯二阶目标设计在理想单极点 A ol 下可提供 65.5° 的相位裕量。如果更高阶 A ol 极点远高于 F c 频率，系统将非常稳定，而本设计恰好满足这一条件。基于这个简化的巴特沃斯目标设计，要实现任何其他 Q ，只需按目标 Q 比值调整反馈电容 C f 值即可。许多传统 TIA 设计流程的目标是将反馈极点置于 F o 来实现 Q = 1 。要实现该结果，只需将巴特沃斯 C f 按 0.707/1 的比例缩小，便能得到 1.2dB 峰化和 16% 阶跃过冲的响应特性，这正好与 Q = 1 的二阶响应吻合。
对图 1 的 LTspice 电路进行小信号交流响应测试，得到图 3 所示的相当平坦的响应曲线。这不是二阶形状，因为 LT6200-10 模型的 A ol 曲线显示存在一对更高频率的零点 / 极点，但 33 MHz 的 F –3dB 与该理想巴特沃斯设计的简化设计流程所预测的 27 MHz F -3dB 相当接近。
将此设计流程提炼为少数几个简单的方程式，即可求得反馈极点 P 1 的解。
然后，基于给定的器件 GBP 和总的源电容 C s ，通过对方程进行整理，即可推导出最大 R f 或最大 F -3dB ：
或者在给定 R f 和 GBP 的条件下，对上式进行整理以求解最大 F -3dB ，假设 P 1 设置为如下频率的 0.707 ：
然后，在给定目标 F -3dB 、 R f 和 C s 的条件下，对以上最后一个方程进行整理以求解所需的最小 GBP ，可得到如下约束条件：
显然，对于给定的源电容， GBP 、 R f 和 F -3dB 三者之间存在紧密的耦合关系。对于给定的 GBP 和 C s ，要实现更多增益就必须降低带宽，或者反过来，要提高带宽就必须降低 R f 值（增益）。
图 1 示例要求反馈电容相对较低，仅 0.42 pF 。用于 R f 的典型 SMD （表贴器件）电阻具有 0.18 pF 到 0.2 pF 的寄生电容，因此实际的外部物理电容 C f 需要降低到 0.22 pF 。虽然这勉强可以实现，但使用少量电路内 T 型增益，可将所需 C f 值提升到一个更容易重复达到的区域；或者，当所需 C f 小于 0.20 pF 时，借助环路内部的一定量 T 型增益，可将其提升到接近寄生电容值的水平。
图 4 显示了反馈环路内部使用反馈 T 型网络的 TIA 设计的初步电路。 1
暂时将 R1 排除在电路之外，如果 R2 从 0 开始增大，须将 R2 加到 TIA 增益中的 R f 上。例如，若将 R2 设置为 1 kΩ ，则图 4 中的 TIA 增益将提高到 21 kΩ 。当 R1 元件也发挥作用时， R f 输出电压上的 1 + R2/R1 = A t 增益将使整体 TIA 增益从 R f + R2 提高到 R f × A t + R2 。首先分析添加 R1 和 R2 对直流增益和失调的影响，以 TIA 总增益达到 Z t 为目标。
1. 权衡不同的 R1 和 R2 组合方案时，通常使用相对较低的电阻值，以使其自身的噪声对总积分输出噪声的贡献可以忽略不计。同时， 应使电阻之和 R1 + R2 = R l 等于目标运放负载（取决于运放的电流输出能力），此负载通常与 用于生成 A ol 曲线的负载一致。
2. 当 A t 增益从 1 （电路中无 R1 ）逐渐提高时，所需的 Rf 值将逐渐降低，因为 R f = Z t –R2 /A t 。
3. 给定 R l 和 Z t ，当 A t 从 1 逐渐提高时，求解 R2 和 R1 得到如下公式：
A. R2 = R l × (A t – 1)/A t
B. R1 = R l /A t
4. 当 R f 减小时（针对双极性输入运算放大器方案），为了保持输入偏置电流误差消除功能，应将 R bal 减小到等于新的 R f 值。在大多数双极性输入运算放大器中，此举可抵消由匹配的输入偏置电流项在 R f 元件输出端引起的误差电压。输入失调电压误差仍会存在，且由于 A t 增益的作用，其对输出的影响会被进一步放大。在输入偏置电流相对较大的情况下（例如在此双极性输入 LT6200-10 中），减小 R bal = R f 值也会降低由于 I b+ 进入 R bal 而导致的输入共模电压偏移。这在目标 TIA 增益 (Z t ) 较高的应用中非常有用，能确保输入共模电压处于允许的范围之内。 JFET 或 CMOS 输入运算放大器方案不会使用 R bal 元件，因为其输入偏置电流要低得多，并且通常不匹配。
5. 为了实现补偿，尽管现在 R f 值有所降低，但由其设置的反馈极点 (P 1 ) 位置将保持不变，从而迫使 C f 值上升。这对于将 C f 提升到更容易实现的范围非常有用。
引入 T 型网络后，所有目标设计所需的 C f 值都得到了提升，同时双极性输入方案所需的 R bal 值得以减小，输入偏置电流引起的输入共模电压偏移因而也更小。另一方面，相较于简单的 TIA 设计，运算放大器输入失调电压的增益会提高（幅度为 T 型网络的增益），输出积分噪声会略微增加。
通常，这种方法会使用适度的 T 型网络增益，以确保 C f 值达到或高于寄生电容水平。选择所需 T 型增益的步骤如下：
1. 选择一个 A t 值
2. 目标 R2 + R1 负载设置为 R l ，求解 R2 = R l × (A t –1)/A t
3. 然后 R1 = R l /A t
4. 降低 R f 值，使用 R f = (Z t –R2)/A t 获得所需的 Z t 增益
5. 使用这一新的 R f 值和无 T 型网络的 P 1 位置，求解提升的 C f = 1/2π × R f × P 1
另一种方法是先确定一个特定的目标 C f 值，再依此设置设计中的其他元件。采用该方法会得到 A t 的二次方程解。